forward

Малые сети - фемто-базы

Описание:

В базовом проекте представлена простая и эффективная схема инвертирования напряжения на базе TPS62125 для использования с шинами отрицательного напряжения с низким уровнем энергопотребления, присутствующими, например, в оптических модулях. Данная конфигурация была протестирована, и к данному проекту прилагаются подробный отчёт о результатах тестирований и объяснение принципа работы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Для создания полноценного решения требуются всего лишь 6 внешних компонентов
  • МС доступна в SON-корпусе с габаритами 2 мм x 2 мм для достижения минимальных размеров решения
  • Функция обнуления выходного напряжения, активируемая пользователем
  • КПД 85% в широком диапазоне изменения нагрузки
  • Выходной ток до 120 мА при входном напряжении 5 В
  • Программируемые пользователем пороги включения и выключения

Документация:
  • Даташит
  • Схемотехника
  • BOM
Описание:

Решение для разработки небольших сотовых базовых станций. Оно предоставляет два реальных канала приема, два комплексных канала передачи и общий реальный канал обратной связи. Эта конструкция обладает производительностью больших станций, но при этом имеет небольшие размеры. Текущий дизайн сделан для частотного диапазона до 20 МГц.

Возможности:

  • 2 ComplexT x канала;
  • 2 Shared Real FB канала;
  • 2 Real Rx канала;
  • 30.72M типовой вход;
  • Кварцевый генератор: CDCE72010;
  • Управление: USB/ Последовательный интерфейс;
  • Источник питания 6 В.

Документация:
  • Схемотехника
  • BOM
Описание:

Референс дизайн, и связанный с ним код Verilog, может быть исользован в качестве отправной точки для взаимодействия ПЛИС Altera c высокоскоростными LVDS интерфейсами аналого-цифровых и цифро-аналоговых преобразователей.

 

Возможности:

  • Этот дизайн представляет собой исключительно прошивку и детельно обсуждается в целях понимания;
  • Пример кода Verilog является простой отправной точкой для высокоскоростных решений на основе ПЛИС;
  • Дизайн легко распространяется на другие высокоскоростные преобразователи данных TI;
  • АЦП и ЦАП разделены между собой на тот случай, если требуется только одно решение;
  • Временные ограничения интерфейса подробно обсуждаются для АЦП и ЦАП;
  • Прошивка протестирована с помощью доступных оценочных плат TI.

Возможность заказа
  • Заказать BOM
Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The TSW308x is an example design of a wideband digital to RF transmit solution capable of generating 600 MHz of contiguous RF spectrum. The system provides a reference on how to use the DAC34x8x, TRF3705 IQ modulator and LMK0480x to achieve this. This reference EVM coupled with a pattern generator such as the TSW1400EVM can be used to arbitrarily generate narrow band and wideband signals at RF. Examples of configurations to generate standards compliant WCDMA test signals are provided.

Возможности:

Complete Digital to RF transmit solution Up to 600MHz of contiguous signal bandwidth RF signal synthesis from 300MHz to 4GHz On board RF Amp and Attenuator Easy evaluation platform with TSW1400 and HSDC Pro

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TSW1265EVM is an example design of a wideband RF to digital dual receiver solution capable of digitizing up to 125MHz of spectrum. The system provides a reference on how to use the ADS4249, LMH6521, LMK0480x, and a dual mixer to achieve this. This reference EVEM coupled with a capture card such as the TSW1400 can be used to capture and analyze narrow band and wideband signals. Instructions are provided on how to change the LO and IF frequencies for different application needs. The TIDA-00073 was implemented with hardware from the TSW1265EVM.

Возможности:

Complete RF to digital wideband receiver solution Up to 125MHz of contiguous signal bandwidth RF Input from 1700M to 2200M (mixer dependent - may be swapped within mixer family) On board DVGA for gain control Easy evaluation platform with TSW1400 and HSDC Pro analysis software

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Данный проект представляет собой широкополосный базовый проект комплексного приёмника и отладочную платформу, которая идеально подойдёт для использования в качестве приёмника с обратной связью для цифрового предыскажения передатчика. Сигнальная цепь данного отладочного модуля идеально подойдёт для применений с комплексной обратной связью с высокими частотами среднего диапазона и включает в себя комплексный демодулятор, а также двухканальный усилитель с цифровым управлением и переменным коэффициентом усиления (DVGA) LMH6521 и 12-битный двухканальный АЦП ADS5402 с частотой выборок 800 MSPS от TI. Благодаря возможности изменения интегрированных фильтрующих компонентов данную сигнальную цепь можно настроить для широкого ряда диапазонов частот. Данный отладочный модуль также включает в себя фильтр джиттера тактового сигнала LMK04808 c двумя контурами ФАПЧ и интегрированным генератором от TI для организации решения с малошумящим тактовым сигналом. Коэффициент усиления DVGA LMH6521 управляется с помощью графического интерфейса пользователя или посредством высокоскоростного разъёма с помощью ППВМ.

Данный базовый проект имеет характер аппаратно-программного решения.

Возможности:

  • Полноценное решение комплексного широкополосного приёмника с преобразованием «РЧ – цифровой код»
  • Возможность дискретизации с частотой до 800 МГц
  • По умолчанию поддерживаются РЧ-сигналы с частотами от 1800 МГц до 2400 МГц, возможность поддержки диапазона от 700 МГц до 3 ГГц
  • Интегрированный DVGA для управления коэффициентом усиления
  • Платформа для простой отладки с программным обеспечением TSW1400 и HSDC Pro для анализа

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design discusses the use of the TSW3085EVM with the TSW3100 pattern generator to test adjacent channel power ratio (ACPR) and error vector magnitude (EVM) measurements of LTE baseband signals. By using the TSW3100 LTE GUI, patterns are loaded into the TSW3085EVM which is comprised of the DAC3482, TRF3705, and LMK04806.

Возможности:

Hardware reference design and Demonstration platform for a complete digital to RF transmitter A Process and setup to test performance metrics for modulated signals such as Error vector Magnitude (%EVM) and Adjacent Channel Power Ratio (ACPR) are provided Results are tabulated for external clocking of the DAC and also for using the internal PLL of the DAC An easy to use evaluation platform to make standards compliant measurements

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Схемы аналоговых интерфейсов, представленные в данном базовом проекте, обычно используются для сопряжения цифро-аналоговых преобразователей (ЦАП) на базе источников тока и квадратурных модуляторов. Несмотря на то, что в данном базовом проекте в качестве примера высокоскоростного ЦАП от TI используется DAC348x, данные схемы с небольшими изменениями могут применяться и для других преобразователей на базе источников тока. DAC348x и аналоговый интерфейс TRF3705 по умолчанию устанавливаются на отладочные модули TSW308xEVM. И DAC348x, и TRF3705 спроектированы с одинаковыми постоянными напряжениями смещения и параметрами размаха переменного тока для обеспечения однородного интерфейса. Также описываются прочие топологии схем для соответствия другим постоянным напряжениям смещения и параметрам размаха переменного тока. Выбрав правильные напряжение смещения и параметры размаха переменного тока, разработчики использовать данные схемы в соответствии с требованиями их применений с целью обеспечения оптимальной работы системы.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Проводится анализ интерфейса на TSW308x для демонстрации непосредственного подключения между DAC3484 и TRF3705
  • Демонстрируются и объясняются общие принципы сопряжения между ЦАП на базе источников тока и I/Q-модуляторами
  • Spice-модели TINA для различных сетей интерфейсов с постоянным и переменным током, а также интерфейсов с фильтрами с целью удовлетворения нужд заказчиков

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
This reference design shows the ability of the high-speed amplifier, LMH6554, to perform single-ended to differential conversion to drive high-speed analog-to-digital converters (ADCs) while maintaining excellent noise and distortion performance. Performance versus input frequency is shown for both AC and DC coupled applications while interfaced to the ADS4449 quad, 250-MSPS, 14-bit ADC. Various options for common-mode voltages, power supplies, and interfaces are discussed and measured to meet the requirements of a variety of applications. Anti-aliasing filter examples are shown along with the performance improvements that they provide.

Возможности:

High-speed single-ended to differential conversion while maintain excellent performance System performance results for LMH6554 driving ADS4449 SFDR > 82 dBFs, SNR > 71 dBFS in first Nyquist zone SFDR > 80 dBFs, SNR > 68 dBFS in second Nyquist zone Examples of both AC and DC coupled interfaces Demonstrates anti-aliasing filter design and performance gains Amplifier power supply design considerations for best performance are discussed

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

В данном базовом проекте демонстрируется способность высокоскоростного THS4509 производить преобразование несбалансированного сигнала в дифференциальный для управления высокоскоростными аналого-цифровыми преобразователями (АЦП) при сохранении превосходных характеристик по шумам и искажениям. Демонстрируются зависимости характеристик от частоты входного сигнала для приложений как с фильтрацией постоянной составляющей, так и без неё при сопряжении с четырёхканальным 14-битным АЦП ADS4449 с частотой выборок 250 MSPS. Для соответствия требованиям широкого ряда приложений приводятся различные варианты синфазных напряжений, источников питания и интерфейсов. Также приводятся примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы, которые они вносят.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Высокоскоростное преобразование несбалансированного сигнала в дифференциальный при сохранении превосходных характеристик
  • Характеристики системы при управлении ADS4449 со стороны THS4509:
    • первая зона Найквиста: динамический диапазон, свободный от паразитных составляющих (SFDR) – свыше 77 дБ в полной мощности сигнала (dBFs); отношение «сигнал-шум» (ОСШ) – свыше 71 dBFs;
    • вторая зона Найквиста: SFDR – свыше 69 dBFs; ОСШ – свыше 67 dBFs
  • Примеры интерфейсов с фильтрацией постоянной составляющей и без неё
  • Примеры сглаживающих фильтров наряду с указанием улучшений характеристик системы
  • Указываются особенности дизайна источника питания усилителя для достижения наилучших характеристик системы

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:
JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: understanding and designing the link latency. An example achieves deterministic latency and determines the link latency of a system containing the Texas Instruments LM97937 ADC and Xilinx Kintex 7 FPGA.

Возможности:

Guarantee deterministic latency across the JESD204B link Understand the tradeoff between link latency and tolerance to link delay variation Use a formulaic and procedure-based approach to design the link latency Implement a JESD204B link using Texas Instruments' ADC16DX370 or LM97937 ADC and a Xilinx Kintex 7 FPGA

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Это решение демонстрирует модификации платы, требуемые для приложений с поддержкой высокой пропускной способности и высокой частоты, использующий текущий источник ЦАП DAC38J84 с модулятором TRF3704. TRF3704 – это модулятор 6 ГГц, поддерживающий широкие диапазоны модуляций. DAC38J84 – это конвертер 2,5 Гвыборок/с, поддерживающий базовый диапазон 600 MГц. Комбинация облегчает работу на частотах и с пропускной способностью, которые ранее были недостижимы для высокопроизводительных систем связи.

Возможности:

  • Поддержка полосы пропускания 600 МГц, соответствующей полосы пропускания радиочастотного диапазона 1,2 ГГц;
  • Работа до 6 ГГц с хорошим коэффициентом усиления и линейностью характеристики;
  • Обеспечивает правильное преобразование сетевого интерфейса ЦАП для модулятора;
  • Обеспечивает резервирование для LPF между ЦАП и модулятором;
  • Вносит изменения для обеспечения плоской частотной характеристики ББ для приложений с высокой пропускной способностью;
  • TSW38J84 - это типовое решение с графическим интерфейсом, которое можно купить; любые изменения могут быть простестированы на этой отладочной плате.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Широкополосные РЧ-усилители требуют внешних разделительных конденсаторов и РЧ-дросселя для подачи напряжения смещения на коллектор выходного транзистора. По мере уменьшения рабочей частоты выбор данных компонентов должен изменяться для сохранения требуемого коэффициента усиления и уровня линейности устройства. В данном проекте приводятся рекомендации по изменениям печатной платы для адекватной работы широкополосного РЧ-усилителя наподобие TRF37x73 в диапазоне сверхнизких частот. Для демонстрации эффективности данного проекта в него включены результаты тестирований для сверхнизких (1 МГц – 50 МГц) и средних (20 МГц – 400 МГц) частот во всех диапазонах температуры и напряжения.

Данный базовый проект имеет характер аппаратного решения.

Возможности:

  • Приводятся рекомендации по изменениям печатной платы для работы на частотах до 1 МГц (минимальное значение)
  • Произведены изменения печатной платы для работы в диапазоне средних частот (от 20 МГц до 400 МГц)
  • Приводятся данные об изменениях коэффициента усиления, выходной точки пересечения третьего порядка (OIP3), коэффициента шума (NF) и точки децибельной компрессии (P1dB) во всех диапазонах температуры и напряжения

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Применение методов выравнивания – это эффективный способ компенсирования потерь в канале передачи по последовательному интерфейсу JESD204B в преобразователях данных. В данном базовом проекте использован ADC16DX370, сдвоенный 16-битный аналого-цифровой преобразователь (АЦП) на 370 MSPS, в котором используется метод выравнивания с ослаблением для подготовки последовательных данных для передачи со скоростью 7,4 Гбит/с. У пользователя существует возможность оптимизировать ослабление (DEM) и размах выходного напряжения (VOD) выходного драйвера, чтобы эти параметры канала находились в обратно пропорциональной зависимости. Эксперименты показывают чистый приём сигнала на расстоянии 20 дюймов с использованием материала FR-4.

Возможности:

  • Позволяет добиться высокоточной работы последовательного интерфейса JESD204B с учётом использования недорогих материалов печатной платы
  • Дает возможность прийти к пониманию ограничений, которые накладывают каналы с потерями, и освоить методы выравнивания для снятия этих ограничений
  • Использовать выверенный подход к оптимизации параметров выравнивания ADC16DX370
  • Базовый проект протестирован и включает в себя отладочный модуль, конфигурационное программное обеспечение и руководство пользователя

Документация:
  • Даташит
  • Схемотехника
  • BOM
  • Топология платы
Описание:

Растущий спрос на беспроводные сети для обеспечения быстрой передачи данных пользователям увеличивает производительность приемопередающего оборудования для обеспечения достаточной пропускной способности и поддержки крупнейших стандартизированных несущих частот (с агрегацией частот в некоторых случаях), а также достаточную чувствительность приемника и динамический диапазон для работы в присутствии сильных блокирующих сигналов в рабочем окружении.

Это решение от TI описывает подсистему RF-приемника с 16-битным сэмплером, пропускная способность которого превышает 100 МГц, включающую понижающий микшер, цифровой усилитель с переменным коэффициентом усиления (DVGA), высокоскоростной конвейерный аналого-цифровой преобразователь (ADC), гетеродин (LO), RF-синтезатор и тактовый генератор устранения джиттера.

 

Возможности:

  • Реализует подсистему RF супергетеродинного приемника с входным диапазоном частот 700-2700 МГц, шириной полосы пропускания 100 МГц и 16-битным АЦП;
  • Ускоряет время разработки беспроводной связи, программного обеспечения для радио, военных или тестово-измерительных приложений с проверкой IF сигналов цепи;
  • Оценить этот дизайн легко с поддержкой сбора данных и инструментов анализа;
  • Эта конструкция протестирована и включает оценочный модуль (EVM), приложение для настройки и руководство пользователя.

Документация:
  • Схемотехника
  • BOM
  • Топология платы
  • Тестирование
Описание:

Базовый проект TSW38J84 EVM представляет собой платформу для демонстрации решения двухканального передатчика с интегрированным резонатором. В данном базовом проекте используется устройство 2.5 GSPS DAC38J84 с высококлассными модуляторами: TRF3722 (с интегрированными PLL/ VCO) и TRF3705. TRF3722 и TRF3705 можно объединить для создания двухканального решения, в котором TRF3722 будет выступать в роли локального резонатора (LO) для обоих модуляторов. Интерфейс связи между DAC38J84 и модуляторами, а также методы измерения характеристик совместной работы ЦАП и модуляторов могут варьироваться. Приведённые результаты измерений включают в себя измерения полосы пропускания, выходной точки пересечения третьего порядка, искажения гармоник и подавления частот за пределами полосы пропускания.

Возможности:

  • Полноценное решение двухканальной передачи «биты-РЧ» и использованием интерфейса JESD204B
  • Платформа для тестирования 2.5 GSPS DAC38J84 с двумя высококлассными модуляторами
  • Выходная частота TRF3722 и TRF3705 достигает 4 ГГц
  • Решение с поддержкой полосы пропускания до 1 ГГц
  • Решение двухканальной передачи для современных систем связи, военного назначения и контрольно-измерительных приборов

Документация:
  • Схемотехника
  • BOM
  • Топология платы
Описание:
The TPS53355 Inductor-On-Top step-down buck converter design enables high power density through reduction of X-Y PCB area and results in >86% efficiency with only 1.8W of power loss and 6mV of output voltage ripple requiring only 5x100uF ceramic output caps.

Возможности:

• >86% Efficiency at 12VIN, 1Vout, 650KHz • 1.8W power loss at 12.6W Output Power • 6mV Output Voltage Ripple • 2.4mV Output Voltage Overshoot in response to 3A to 6A load step, 2.5A/us • 2.2mV Output Voltage Undershoot in response to 6A to 3A load release, 2.5A/us • 39 total components including IC • >86% Efficiency at 12VIN, 1Vout, 650KHz • 1.8W power loss at 12.6W Output Power • 6mV Output Voltage Ripple • 2.4mV Output Voltage Overshoot in response to 3A to 6A load step, 2.5A/us • 2.2mV Output Voltage Undershoot in response to 6A to 3A load release, 2.5A/us • 39 total components including IC

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
This board allows the LMH5401 to be used as a low gain amplifier or as an attenuator.

Возможности:

DC coupled Minumum gain of 0.5V/V Split Supply voltage 6 GHz Bandwidth

Документация:
  • Схемотехника
  • BOM
Описание:

TIDA-00539 содержит два контроллера TPS2378 PD для питания по витой паре нестандартных PoE устройств мощностью до 51 Вт. Используемый контроллер UCC2897A обладает высокой эффективностью и предоставляет отличные переходные характеристики обратноходового преобразователя: 19 В при 2,3 А.

 

Возможности:

  • Высокая эффективность преобразователя (93%) при передаче энергии по витой паре;
  • Доступна готовая плата и тестовые отчеты.

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:
The TPS53515 Inductor-On-Top Step-Down Buck Converter reference design enables reduction of X-Y area while enabling >87% efficiency with 2.6W of power loss @12A load and 12mV of output voltage ripple with only 10x22uF ceramic output caps. This power reference design supports a 12V input and a 1.2V output at 12A and switches at 1MHz.

Возможности:

• >87% Efficiency at 12VIN, 1.2Vout, 1MHz • 2.6W power loss at 11.8W Output Power • 12mV Output Voltage Ripple at 5A and 1MHz Fsw • 16mV Output Voltage Overshoot in response to 5A to 10A load step, 2.5A/us • 17mV Output Voltage Undershoot in response to 10A to 5A load release, 2.5A/us

Документация:
  • Схемотехника
  • BOM
  • Тестирование
Описание:

TIDA-00617 – Высокоэффективный управляемый обратноходовой преобразователь 5 В при 5 А. Решение основано на POE PD контроллере TPS23751.

 

Возможности:

  • Совместимость с IEEE802.3.at;
  • Высокая эффективность 93% (только преобразователь);
  • Включает отчеты тестов.

Документация:
  • Схемотехника
  • BOM
Описание:
A wideband single-ended to differential conversion reference design in both DC- and AC- coupled applications is presented. The design evaluates the performance of the LMH5401 and LMH6401 cascade and offers insight into the design.

Возможности:

4.5GHz bandwidth with 30dB maximum total voltage gain Digitally-controlled gain range of 32dB in 1dB steps 50-Ω Input DC- or AC-coupled single-ended to differential conversion Output IP3 at RL = 200Ω: 40dBm at 500MHz 33dBm at 1GHz Output common-mode control capability: VMID ±0.5V Compact design ideal for portable application with PD = 645mW

Документация:
  • Схемотехника
  • BOM
Описание:
TIDA-01512 uses the TPS53681 multiphase controller and CSD95490Q5MC Smart Power Stages to implement a high-performance design suitable for powering NXP QorIQ Communications Processors. The dual outputs of the controller target the 60-ATDC, 1.0-V core rail with a four-phase design and a 30-ATDC, 1.2-V auxilliary rail. Utilizing smart power stages and integrated PMBus™ functionality allows for easy output voltage setting, telemetry of key design parameters, and compensation adjustment. During validation a >50% reduction in output capacitance was seen over NXP 's reference board.

Возможности:

Dual Rail 4+2 Design - Targeting LS2085A/88A VDD and GVDD Rails PMBus monitoring of VIN, VOUT, IOUT, PIN, and POUT Dual Rail Temperature Monitoring Peak Efficiencies of 92% and 94% for VDD and GVDD Rails >50% reduction in COUT over NXP Eval Board

Документация:
  • Схемотехника
  • BOM

Сравнение позиций

  • ()